| Hafta | Konu | Ön Hazırlık | Dökümanlar |
| 1 |
Giriş, Sayısal devre tasarım yöntemlerinin gözden geçirilmesi, Verilog`a giriş
|
|
|
| 2 |
Gerçekleme teknolojileri, Programlanabilir Syayısal kapılar, sayısal funksiyonların eniyi halde gerçeklemeler,
|
|
|
| 3 |
Verilog veri tipleri ve operatörleri, modüler ve kapılar, kapı seviyesi modelleme, zaman benzetimleri Lab: CPLD/FPGA Boardlarının tanıtılması
|
|
|
| 4 |
Verilog davranış modelleri, sayı gösterimler, arikmetik devreleri, Aritmetik operatörler, Lab: Proje konusunun belirlenmesi
|
|
|
| 5 |
Verilog ile kombinasyonel devre tasarımı, Lab: Sayısal Çözümleyiciye giriş
|
|
|
| 6 |
Kombinasyonel mantık devre blokları, kodlayıcı/kodaçıcılar, aritmetik karşılaştırıcılar v.b.
|
|
|
| 7 |
Gözden Geçirme
|
|
|
| 8 |
arasınav
|
|
|
| 9 |
Verilog ile Temel Mandallama devreleri, master-slave ve kenar tetiklemeli flip floplar, sayıcılar v.b.
|
|
|
| 10 |
Verilog ile Senkron sayısal devreler, tasarım süreci
|
|
|
| 11 |
Mealy & Moore makinaları, sonlu durum makinaları, durum indirgeme
|
|
|
| 12 |
Sonlu durum tasarım örnekleri,
|
|
|
| 13 |
Mikro işlem tabanlı tasarımlar, doananım ve yazılım IP çekirdekleri
|
|
|