|
Dersin Dili
|
Türkçe
|
|
Dersin Düzeyi
|
Lisans
|
|
Bölümü / Programı
|
Elektrik-Elektronik Mühendisliği
|
|
Öğrenim Türü
|
Örgün Öğretim
|
|
Dersin Türü
|
Seçmeli
|
|
Dersin Öğretim Şekli
|
Yüz Yüze
|
|
Dersin Amacı
|
İleri düzey mantıksal devre tasarımı problemlerini kuramdan uygulamaya geçirmek amaçlanmaktadır. Derste VHDL dili ile benzetimler yapılarak mantıksal devre tasarımı gerçekleştirilecektir.
|
|
Dersin İçeriği
|
Çoklayıcılar, kod çözücüler ve programlanabilir mantık aygıtları. VHDL ` e giriş. Latch ` lar ve flip-floplar. Yazmaçlar ve sayıcılar. Zamanlanmış ardışıl devrelerin analizi. Durum grafikleri ve tablolarının türetilmesi. Durum tablolarının indirgenmesi, durum ataması. Ardışıl devre tasarımı. Aritmetik işlemler için devreler. Durum makinesi grafikleriyle durum makinesi tasarımı. VHDL ile sayısal sistem tasarımı.
|
|
Dersin Yöntem ve Teknikleri
|
Anlatım, soru-cevap, tartışma, problem çözme, gösterip yaptırma.
|
|
Ön Koşulları
|
Yok
|
|
Dersin Koordinatörü
|
Yok
|
|
Dersi Verenler
|
Doç.Dr. Fırat YÜCEL
|
|
Dersin Yardımcıları
|
Yok
|
|
Dersin Staj Durumu
|
Yok
|
Ders Kaynakları
|
Kaynaklar
|
Fundamentals of Logic Design, C. H. Roth, L. L. Kinney, Cengage Learning (6th Edition)
|
|
Ders Notları
|
Öğretim elemanı tarafından hazırlanan haftalık ders sunumları, uygulama örnekleri, çalışma materyalleri.
|
Ders Yapısı
|
Matematik ve Temel Bilimler
|
%20
|
|
|
Mühendislik Bilimleri
|
%30
|
|
|
Mühendislik Tasarımı
|
%30
|
|
|
Fen Bilimleri
|
%20
|
|
|